Im Folgenden finden Sie die Vorlesungen, die von unserem Lehrstuhl im Wintersemester angeboten werden.

Eine Übersicht über freie studentische Arbeiten finden Sie hier.

Inhalte

Dieses Labor dient zum Kennenlernen des RISCV Instruction Sets und dem Umgang mit dessen Toolchain an Hand eines RV32I Prozessors. Die Teilnehmer sollen dabei die Konzepte moderner Prozessorarchitekturen in einer gegebenen Hardware analysieren um einen post-quanten sicheren Verschlüsselungsalgorithmus zu beschleunigen. Hierzu sollen unter anderem Instruction Set Erweiterungen und Custom Instructions im Prozessor implementiert werden. Des Weiteren wird in diesem Labor der Umgang mit üblichen Entwicklungswerkzeugen für Softwaredesign und Synthese gelehrt.

Inhalte

• Entwurf digitaler CMOS-Schaltungen
• MOS Transistor
• Leakage-Mechanismen
• Fortschrittliche Transistor-Technologien
• Einführung in den CMOS Prozess
  
• Entwurfsmethodiken
• Implementierungsstile
• Schaltungstechniken
• Sequentielle Schaltungen

Inhalte

• Unterschiedliche Wahrscheinlichkeitsbegriffe
• Stochastische Unabhängigkeit, Verbundexperimente
• Begriff der Zufallsvariablen (ZV), Momente von ZV
• Spezielle Verteilungen stetiger und diskreter ZV, mehrdimensionale ZV, Kovarianzmatrix
• Anwendungsbeispiele: Zuverlässigkeitstheorie und Safety
• Mathematische Statistik, Parameterschätzung, Konfidenzschätzer

Inhalte

Ziel des Labors ist es, digitale Schaltungen auf der Register-Transfer-Ebene zu beschreiben und simulativ zu validieren. Weiterhin sollen die erstellten Schaltungsmodelle synthetisiert und bezüglich der Güte (z.B. Ressourcenbedarf) bewertet werden können.

Hierzu werden dienstags von 11:45-13:15 in 13-222 die Grundlagen der Hardwarebeschreibungssprache VHDL vermittelt sowie die Labor-Aufgaben vorgestellt. Weitere Lehrmaterialien werden im OLAT-System bereit gestellt.

Die Einführungsveranstaltung wird am Dienstag, dem 29. Oktober 2024, 11:45 bis 13:15 in 13-222 stattfinden.

Inhalte

Lecture series with following lecturers:

• Prof. Dr.-Ing. Hans D. Schotten
• Prof. Dr.-Ing. Steven Liu
• Jun. Prof. Dr.-Ing. Daniel Görges
• Prof. Dr.-Ing. Norbert Wehn

Content from our side:

• Introduction to processors and computing systems
• Real world processor example: Aurix
• Introduction to Safety
• Virtual prototyping with SystemC TLM

Inhalte

Im Verlauf des 4-tägigen Blockkurses (jeweils 9:00 bis etwa 17:00) sollen die grundlegenden Kenntnisse in der Verwendung der Hardwarebeschreibungssprache VHDL zur Realisierung von digitalen Schaltungen auf Basis von FPGA-Bausteinen oder Standardzellen-ICs erlernt werden. Diese englischsprachige Veranstaltung ist nur für Masterstudenten ohne Kenntnisse in Hardwarebeschreibungssprachen (VHDL oder Verilog) vorgesehen.

• Entwurfsraum und Simulationsmodell von VHDL
• Erstellen von Verhaltensbeschreibungen mit der Hardwarebeschreibungssprache VHDL
• Nutzung des synthetisierbaren VHDL Sprachsubset und Einführung in die Synthese
• Realisierung eines Decoders für das Zeitsignal DCF77 der Funkuhren
• Entwurfsablauf und Randbedingungen bei der Realisierung anwendungsspezifischer integrierter Schaltungen, insbesondere Xilinx FPGA Technologien

Inhalte

Vorträge und Diskussionen von Themen der Mikroelektronik

• Anzahl der SWS: 2 Std.
• Anzahl der ECTS Credits: 3
• Unterrichtssprache: Deutsch/Englisch
• Leistungspunkte: 3
• Anmeldung erforderlich: ja

Inhalte

Die Vorlesung Synthese und Optimierung Mikroelektronischer Systeme richtet sich an Studenten der Elektrotechnik, Informationstechnik und Informatik mit Interessenschwerpunkt Entwurfsautomatisierung mikroelektronischer Systeme. Es wird der gesamte Ablauf der Implementierung mikroelektronischer Systeme von der Spezifikation bis zur Realisierung auf Register-Transferebene vorgestellt.

Behandelte Themen

• Motivation
• System Modelling and Specification
• Hardware/Software Partitioning
• High level synthesis techniques: Scheduling, Allocation, Binding
• Register-Transfer Synthesis

Inhalte

• Introduction to virtual prototyping and virtual product development methodology for embedded systems
• System models and specification
• Hardware/Software co-development with virtual prototyping
• Modelling with cycle accurate SystemC
• Modelling on higher level of abstraction with Transaction Level Modeling (TLM)

Inhalte

Die jüngsten Fortschritte im Bereich Deep Learning, die den Einsatz tiefer neuronaler Netzwerke in verschiedenen industriellen Anwendungen ermöglichen, wurden durch die Verfügbarkeit enormer Rechenleistung vorangetrieben. Ihr Ressourcenbedarf ist ein kritischer limitierender Faktor für die Anwendbarkeit von Deep-Learning-Methoden, insbesondere in eingebetteten Systemen, wo die Ressourcen von Natur aus knapp sind. Daher behandelt dieser Kurs Techniken für die Entwicklung ressourceneffizienter Hardware-Software-Systeme für maschinelle Lernlasten. Der Schwerpunkt liegt auf der schichtübergreifenden Betrachtung, bei der Anwendung, Algorithmus, Hardwarearchitektur und Computerplattform gemeinsam betrachtet werden. Die Studierenden erkunden Kernkonzepte wie neuronale Netzwerkmodelle, Ressourcenanforderungen ihres Trainings und ihrer Inferenz sowie Hardwareplattformen wie GPUs, FPGAs oder Mikrocontroller für KI-Anwendungen. Der Kurs befasst sich mit Optimierungstechniken, einschließlich Quantisierung, Beschneidung und hardwarebewusster Suche nach neuronalen Architekturen (NAS). Es werden praktische Erfahrungen im Design von Hardwarebeschleunigern und der Zuordnung von KI-Algorithmen zu effizienten Hardwarearchitekturen vermittelt.